Intel komt met nieuwe Xeon-processors die dankzij een nieuw ontwerp met mesh-verbindingen meer bieden voor de toekomst. Ook met het oog op AMD’s EPYC-serverchips.
Het ligt voor de hand om Intels recent onthulde Xeon-plannen te zien als snelle reactie op de hernieuwde concurrentie van AMD. Laatstgenoemde heeft eerder dit jaar zijn ambities en concrete producten voor de servermarkt onthuld. Onder de naam EPYC komt AMD met een reeks serverchips die zijn gebaseerd op zijn geheel nieuwe multicore-ontwerp Zen.
Intel voorziet zijn Xeon-chips nu met de nieuwe SP-reeks van een aangepast ontwerp, waar het al geruime tijd aan werkt en die het eerder dit jaar heeft belicht. Er is dus meer aan de hand dan alleen een snelle marketingreactie. De nieuwe Xeon SP-reeks (Scalable Platform) heeft als belangrijke, architecturale verbetering een mesh-verbinding. Dit brengt betere schaalbaarheid voor systemen met meerdere processors die grote aantallen cores hebben.
Gaas versus ring
Elk van de nieuwe Xeon SP-chips kan maximaal 28 cores tellen, met daarbij nog HyperThreading waardoor het totaal aan compute threads uitkomt op 56 stuks. De mesh-opzet verbindt componenten meer met elkaar; als in een gaas. Dit is een opvolger voor de ring-verbinding die Intel al bijna tien jaar hanteert. Eind 2008 heeft de producent namelijk het ring-ontwerp geïntroduceerd met zijn Nehalem-chiparchitectuur.
Deze Xeon-basis gebruikt een snelle ringverbinding om processorcores te laten communiceren met cache-geheugen, geheugencontrollers en I/O-controllers. Daarbij moet een call naar één van deze componenten langs de ring reizen. Dankzij de lage latency en hoge bandbreedte van de ring kan toegang tot een ‘nabijgelegen’ component zeer vlot verlopen. Maar bij een cache-miss, kost de reis langs de ring meer klokcycli en verloopt de cache-call, het geheugengebruik en/of het I/O-verkeer dus wat trager.
Plafond van ringen
Intel heeft dit ringontwerp in 2013 nog bijgesteld in zijn Ivy Bridge-EP processors. De topmodellen in deze chipreeks werden uitgerust met een dubbele ring en hadden een verdeling van hun vele cores in drie kolommen voor verbeterde ringcommunicatie. De schaalbaarheid van deze topologie liep echter tegen een plafond aan, legt AnandTech uit.
De Xeon E5 v3 die eind 2014 uitkwam, had maar liefst vier kolommen aan cores en bijbehorende lagen aan last-level cachegeheugen (LLC slices). Dit zorgde voor extra veel complicatie in de scheduling van de ringcommunicatie, waarbij Intel genoodzaakt was de twee ringen te scheiden en ook nog bufferswitches te integreren in de communicatie-bus. In de praktijk kon dit het prestatieniveau van applicaties benadelen.
Met het zicht op alsmaar toenemende aantallen cores, naast nog geïntegreerde geheugencontrollers en PCI Express-controllers dreigde de overhead van de ringcommunicatie een belemmering te worden. AMD gebruikt in zijn Zen-processorontwerp een andere opzet, die veel betere schaalbaarheid belooft. Onder bepaalde omstandigheden kan AMD’s Infinity Fabric echter lijden onder hoge latency, weet Ars Technica.
Gelijk vol productbereik
De vers onthulde details over AMD’s EPYC-processors hebben Intel niet ineens een nieuw ontwerp uit de hoge hoed tevoorschijn laten toveren. Maar de terugkerende concurrent voert wel druk uit. Zo komt Intel nu niet, zoals gebruikelijk, met eerst enkele topmodellen om daarna geleidelijk aan het productbereik in te vullen met lichtere modellen. De Xeon SP-familie komt gelijk uit in varianten met meerdere cores en voor systemen met twee, vier, acht of meer processorsockets.
Daarbij gaan de Xeon SP’s tot 28 cores met ondersteuning voor maximaal 1,5 TB aan geheugen via zes geheugenkanalen, en voor de I/O 48 PCI Express 3-banen per processor. AMD’s EPYC-chips gaan tot 32 cores per stuk, met maximaal 2 TB geheugen via acht kanalen, met een totaal van 128 PCI Express 3-banen. Intel biedt per core een beter prestatieniveau, maar AMD lijkt de bovenhand te hebben voor applicaties die I/O- en/of geheugenintensief zijn.
De concurrentiestrijd tussen Intel en AMD laait flink op; zowel qua processortechniek en -features als ook qua marketing. Zo voelde AMD zich genoodzaakt om daags vóór Intels Xeon-aankondiging zijn EPYC-serverchips opnieuw onder de aandacht te brengen. ‘We verwachten dat de concurrentie vandaag zijn eigen nieuws zal brengen’, mailde AMD. Het uitgestuurde bericht was zelf geen nieuwe aankondiging, maar gaf een samenvatting van eerder uitgebracht nieuws plus whitepapers met technische details.
